【募集テーマ】
LLM処理を加速するAIアクセラレータLSIの開発 【SoC組込CPU ハードウェア・ソフトウェアエンジニア(サブリーダークラス)】

－－－職務内容－－－－－－
【会社名】
富士通株式会社

【BG名】
富士通研究所

【本部名】
先端コンピューティング開発本部

【組織としてのミッション】
持続可能なデジタル社会の実現に向け，世界トップレベルのAIアクセラレーションを実現するNPU開発に挑戦し，新たなコンピューティングプラットフォームを創り上げる。

【募集背景と応募者へのメッセージ】
当本部では、数多くのサーバー製品、スーパーコンピューター「富岳」やその一般展開HPC製品向け高性能プロセッサを開発しています。現在、近未来のAIエージェント社会を支える重要テクノロジーとしてLLM処理を加速する次世代AIアクセラレータLSI(NPU: Neural Processing Unit)の研究開発を行っています。
新規LSI開発プロジェクト立ち上げに伴い、組込CPUハードウェア・ソフトウェアンジニアを募集しています。

【担当業界・業種】
IT・情報通信

【就業環境・勤務形態】
フレックス勤務適用　有

【募集範囲と具体的業務内容】
本件募集では、当本部が検討した独自アーキテクチャに基づいたAIアクセラレータを設計開発するにあたり、本アクセラレータLSIに搭載するCPUに関して、以下のいずれかを担当していただきます。
【ハードウェア担当】
- CPUサブシステム設計: CPUコア周辺のバスブリッジ、インタフェース、割り込みコントローラ、IOMMU等の周辺回路設計。
- セキュアブート・ハードウェア実装: セキュアなブートシーケンスを実現するための、ハードウェアRoot of Trust（RoT）モジュール、暗号演算アクセラレータ、ヒューズ（eFuse）管理回路の設計・検証。
- SoC統合: CPUコアをSoCに組み込むためのインテグレーション作業および、SoCレベルでの検証環境構築。
- RAS機能の設計・検証: ECCメモリコントローラ、バスエラー検出・訂正回路、ウォッチドッグタイマ、フォルト注入を用いた耐障害性検証など、信頼性・可用性を向上させるRAS機構の設計・評価。
【ソフトウェア担当】
- ファームウェア/低レイヤー開発: CPU起動シーケンス、ブートローダー、ハードウェア抽象化層（HAL）の開発。
- セキュアブート・ソフトウェア実装: チップROMコード、ファーストステージブートローダー（FSBL）における署名検証処理、セキュアな鍵管理および証明書検証ロジックの開発。
- ハードウェア検証用ソフトウェア: ハードウェアの設計検証を行うための診断プログラム（Diagnostic code）やテスト用コードの開発。
性能チューニング: CPU負荷解析、キャッシュ最適化によるシステム全体のパフォーマンス向上。
- RAS機能のソフトウェア制御: ハードウェアと連携したRASエラーログの収集・解析、エラーハンドラの実装、およびシステムのリカバリ処理や自己診断機能の開発。

【個人に期待する役割やミッション】
次世代AIアクセラレータLSI開発における機能検証モデル･性能検証モデル･論理検証モデルの開発において，サブリーダーとしてモデル中の複数ブロックの開発を推進していただきます．モデル中の担当ブロックにおいて，要件定義，開発スケジュール策定，設計仕様策定を自律的に策定し，チームメンバー，外注業者と連携してながら担当ブロックの開発を推進していただきます．

AIアクセラレータLSIは，組込CPU，NoC，カスタム演算回路，DRAMメモリコントローラ，DMACなどを含み，様々なH/W，S/W階層にまたがった経験・知識の保有・獲得が求められます．

【仕事の魅力・やりがい】
・先端技術を利用する次世代AIアクセラレータの開発業務です。目標達成のためにチャレンジしながら、プロジェクト成功のために社内外，国内外のメンバーで協力して開発に取り組みます。
・最新のEDAツール，AIツールを用いて，先端プロセスを用いたLSIの設計開発に従事できます．

【Role Group】
Research & Development　R&D

【Role Family】
Product Development　プロダクト開発

【Role Specialism】
Hardware Development　ハードウェア開発

【Job Function】
R&D

【募集人数】
1名

－－－求める資格・スキル・経験など－－－－－－
【必須の経験・キャリアや資格・言語】
以下のいずれかの領域において、実務での設計・実装経験をおおむね4年以上お持ちの方。
ハードウェア志望の方
- SoCまたはFPGAにおけるCPUサブシステムの設計経験（Verilog/SystemVerilog）。
ソフトウェア志望の方
- CPUのブートシーケンス、例外処理、メモリ管理など、ハードウェアに近い領域での開発経験。
共通（全職種共通）
- チームメンバー、社外デザインハウスのメンバーを率いた開発経験。
- 論理的思考に基づき、必要な機能を掘り下げ、仕様に落とし込める能力。
- RISC-VまたはARM Cortex-A/R/Mシリーズのアーキテクチャ詳細知識と開発経験。

【歓迎する経験・キャリアや資格・言語】
- セキュリティ: セキュアブート、トラステッド・ブート、または暗号ハードウェア（HSM/TEE/暗号エンジン）の設計・実装経験。
- RAS: バスエラーハンドリング、またはフォルト注入を用いたシステムレベルの信頼性検証経験。

【語学力】
日常会話レベル

【日本語レベル】
ネイティブレベルを希望

－－－待遇－－－－－－
【ポジション名】
担当クラス

【給与】
月給　     385,000～
年収　  7,800,000～
※職責に応じさらに高い処遇を設定

－－－勤務地－－－－－－
【勤務地】
Fujitsu Technology Park

【主な勤務地（上記以外）】
・テレワーク可(対面打ち合わせが必要な場合，Fujitsu Technology Park, Uvance Kawasaki Towerに出社いただきます．交通費，宿泊費は会社負担．)

－－－備考－－－－－－
【業務内容の変更の範囲】
当社の定める業務の範囲内

【契約期間】
期間の定めなし

【就業場所の変更の範囲】
当社の事業所の範囲内